Esta entrada fue publicada el a las Domingo 2 de Diciembre de 2007 y está archivada bajo las categorías FPGA, I+D. Puedes seguir las respuestas de esta entrada a través de sindicación RSS 2.0.
Puedes dejar una respuesta, o trackback desde tu propio sitio.